반응형 SMALL Science/Programming2 [Verilog] Wire와 reg의 차이 Wire - "연결"에 핵심이 있다. - 원소를 서로 연결, 단일 포트나 연속 할당 등의 역할을 수행 가능 Reg - 절차적 할당 - reg 와 개념 register는 같다고 할 수 없음 - 임시적으로 데이터의 저장이 가능, 만약 synthesis를 통해 해당 reg가 지속적으로 data를 유지할 필요가 없다고 판단되면 storage elemet로 구현되지 않음 - 하지만 과거값을 유지할 필요가 있는 경우, latch나 FF로 구현될 수 있음 2021. 9. 10. [백준알고리즘] 문제 1002번 - 터렛 1002번 문제 터렛입니다. #Baekjoon algorithm #1002 - Turret #210113 Joyonclear test_cases_number = int(input()) for i in range(test_cases_number): x1,y1,r1,x2,y2,r2 = map(int,input().split(" ")) dis = ((x1-x2)**2 + (y1-y2)**2)**0.5 if x1==x2 and y1==y2 and r1==r2: print(-1) elif dis>r1+r2: print(0) elif dis==r1+r2: print(1) else: if dis 2021. 1. 13. 이전 1 다음 반응형 LIST
